Log in to see this item in other languages
UVM: Creación del Test
Tecnología UVM. Generación del proyecto de banco de pruebas basado en metodología UVM e inserción de los componentes del environment.
Contributors
- Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
- Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Creator
- Gadea Gironés, Rafael
Subject
- Universal Verification Methodology (UVM)
- UVM
- SystemVerilog
- Verificación
- TECNOLOGIA ELECTRONICA
- 3307 - Tecnología electrónica
Type of item
- Objeto de aprendizaje
Contributors
- Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
- Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Creator
- Gadea Gironés, Rafael
Subject
- Universal Verification Methodology (UVM)
- UVM
- SystemVerilog
- Verificación
- TECNOLOGIA ELECTRONICA
- 3307 - Tecnología electrónica
Type of item
- Objeto de aprendizaje
Providing institution
Aggregator
Rights statement for the media in this item (unless otherwise specified)
- http://creativecommons.org/licenses/by/4.0/
Identifier
- oai:riunet.upv.es:10251/166605
- https://hispana.mcu.es/lod/oai:riunet.upv.es:10251_--_166605#ent0
Language
- spa
- spa
Providing country
- Spain
Collection name
First time published on Europeana
- 2021-11-30T15:15:46.529Z
Last time updated from providing institution
- 2021-11-30T15:15:46.529Z