Redundanzfreie Fehlerbehandlung in echtzeitfähigen FPGA Schaltungen
München, Technische Universität München, Diss., 2015
- Stechele, Walter
- Stechele, Walter
- Sigl, Georg
- Frischke, Michael
- http://rightsstatements.org/vocab/InC/1.0/
- false
- http://nbn-resolving.de/urn:nbn:de:bvb:91-diss-20151117-1251356-1-6
- ger
- Germany
- 2017-04-05T13:15:53.490Z
- 2017-11-13T10:32:20.522Z